对DSP感兴趣的用户，是否在此大家交流一下经验

evan

DSP在电机控制方面应用的经验大家可以交流一下，共同提高！
我先分享一下，我曾经读过的一篇帖子：
DSP2812的开发经历：
最近做了块2812的开发板，辛酸苦辣个中体会，说说我的感受吧。
1）为什么2812的开发难度稍高一些，主要是由于外频较高，SRAM读写周期75M；信号完整性要求较高；如果PCB板处理不好，SRAM读写数据不稳定，容易出错。这个环节就要在PCB版图设计中考虑走线的阻抗；同时还要和厂家确认PCB板工艺能否达到。
2）模拟电路和电源的设计。 最头痛的是这个，电源纹波要求低于7mV；想想12位的AD，采样值变化为1，对应的电压是：3V/4096 = 0.7mV；如果固定输入，而采样跳变为+-5，则对应电压为 7mV。 网上所说的模拟地和数字地加磁珠隔离，模拟电源和数字电源也用磁珠隔离，你可以试试效果，纹波能不能到7mV，那是开发板的设计，绝对不是产品的设计呀。
2楼： >>参与讨论
作者： sushangwen 于 2007-4-18 15:38:00 发布：
--------------------------------------------------------------------------------
期待楼主继续。
2812高速外部SRAM走线确实有些麻烦。一些高速的SRAM(10纳秒以内)的跑起来还要加些阻抗匹配。

对于12位模拟电路和AD应用，电源走线和接地是关键。


3楼： >>参与讨论
作者： DSP动力 于 2007-4-19 10:21:00 发布：
--------------------------------------------------------------------------------
多谢楼上的支持
今天说说高速数字电路的设计。
单板是否涉及成功，关键在于两点：
1）信号走线延时，目的是确保时序的可靠性。
2）信号阻抗匹配，目的在于防止信号震荡，来回调变，调试中的表现就是SRAM写数据有时对，有时不对随机性较强。

需要改变观念中最重要的一点就是：单板的质量绝对是设计出来的，不是调试出来的，特别是高速信号处理电路，大家不要走入误区。

往往讨论到高速信号电路，就设计到蛇形线的问题，感觉谈到这个好像提高了单板的技术含量一样。要了解一下走蛇形线的目的是为了控制每根数据地址总线，从DSP到目的地之间的延时在一个可以接收的范围，不至于误动作。是否要用到蛇形线，取决于单板的外频。
说明：蛇形线不会改善信号质量，只会影响信号质量。

这些都是理论上东西，具体到2812该如何设计？ 简单说说我的经历。
太长了，见下面，另起一贴吧。



4楼： >>参与讨论
作者： DSP动力 于 2007-4-19 10:33:00 发布：
--------------------------------------------------------------------------------
续上
DSP系统时钟是150MHz，最快的外部读写访问需要2个时钟周期，也就是75MHz = 13.3ns。所以在SRAM的选择上, 12ns速度的SRAM就可以满足要求。

2812走线延时的分析：(只考虑最极端的情况)
1）150MHz的外频 = 6.7ns
2）说明读写信号，或者地址数据信号在传输线上的有效时间也就是6.7ns (这是极端的情况)
3）这个时候再分析走线延时就很清楚了，一般情况不要操过该时间的 20%，也就是 6.7ns * 0.2 = 1.3ns。

总结一下就是对于2812，外部走线延时不要大于1.2ns，这是可靠读写的保证。
如果是外部的慢速设备接口，可以不考虑。

今天就到这儿吧，明天继续和大讨论如何保证在PCB设计中达到上述目的，如有不妥，欢迎大家指正：)


* - 本贴最后修改时间：2007-4-19 10:35:13 修改者：DSP动力


5楼： >>参与讨论
作者： netjob 于 2007-4-19 12:18:00 发布：
--------------------------------------------------------------------------------
会不会都点夸张啊！
看看电脑主板和显卡主板，再不看看DDR的内存布线。也没设么特别的啊。
电脑内存条的布线。从72PIN SDRAM 168PN SDRAM 到现在的DDR2...等等。
才150MHZ，哈哈！



6楼： >>参与讨论
作者： DSP动力 于 2007-4-20 13:02:00 发布：
--------------------------------------------------------------------------------
楼上的牛人看来是这方面的高手啊！
我原来有一个计算机，装操作系统，WINXP有时候莫名其妙的说内存读写错误，现在才了解可能是主板买的不太好，刚配的计算机，计算机DDR 800，运行都很稳定，看来配机还是要买可靠品牌。

今天心情有点闷，昨天测了一下单板波形，对DSP2812 CLKOUT没有加匹配的情况测试，示波器为TDS2022B。

DSP CLKOUT （75MHz）发送端波形竟然是正弦波，峰值有5V，过冲也有1V，接收端（8cm长吧）悬空，波形也是正弦波，峰值竟然达到8V。 恐怖啊！！！

我用40M的模拟示波器，峰值也就是3.5V左右，但是波形完全看不出来。

不清楚到底是示波器的原因，还是其他方面的原因？



* - 本贴最后修改时间：2007-4-20 13:10:46 修改者：DSP动力


7楼： >>参与讨论
作者： knight_don 于 2007-4-20 20:26:00 发布：
--------------------------------------------------------------------------------
你的示波器带宽不够
你的示波器带宽不够，要想看方波信号，带宽要到基频的9～11倍以上。100M左右的数字信号的阻抗匹配没有你说的那么严重，注意一般的布线技巧就可以了，地、线宽和走线长度保持一致。


8楼： >>参与讨论
作者： knight_don 于 2007-4-20 20:29:00 发布：
--------------------------------------------------------------------------------
示波器探头的质量，和测试点的选取也有影响
  
9楼： >>参与讨论
作者： DSP动力 于 2007-4-21 22:26:00 发布：
--------------------------------------------------------------------------------
示波器有点贵呀，多谢楼上的！
如果按照9倍的带宽，100M的信号也要900M带宽的示波器吧，价格比较高吧。
不过目前的200M示波器带宽确实较小，但是采样可是 2G/s，此次测量的波形幅值感觉不太可信，目前单板运行很稳定，数据线和地址线测试还没有出过错。
信号完整性测试，后面坐专题讨论吧。

言归正传，继续讨论一下如何实现走线延时，明天讨论阻抗设计吧。

1）DSP2812实际测试结果是：不需要蛇形走线（增加了不少的布线难度）
2）走线延时控制在1.2ns，就可以保证单板的稳定

上面两点是经过实践验证的，过两天再show一下单板吧。

完成上面的工作需要的下面的软件支撑：
1) SI8000  --- 阻抗分析计算工具
2）ALLEGRO --- PCB板布线和延时拓扑分析工具，如果有IBIS模型，可以进行信号完整性分析

太长了，下面重启一帖吧。



10楼： >>参与讨论
作者： DSP动力 于 2007-4-21 22:34:00 发布：
--------------------------------------------------------------------------------
作告诉信号处理板，要有高带宽的示波器作质量保证啊。
ALLEGRO在分析和设计告诉信号板是比较理想的工具。借助该工具可以实现下面的功能:
1）可以设置4层板的每层的厚度和介电常数
2）可以对信号设置属性，同时设置阻抗和延时
3）ALLEGRO会根据介电常数、厚度和阻抗，自动计算走线线宽
4）如果延时和阻抗不符合设定，会有告警提示

详细实现，可以看ALLEGRO的文档。

推荐大家使用，布线非常好用，还有就是走差分线也很好，自动控制等长走线。

明天继续讨论2812阻抗设计方面的问题和对策吧。




11楼： >>参与讨论
作者： wh111wh 于 2007-4-22 20:51:00 发布：
--------------------------------------------------------------------------------
质量要求那么高么
感觉大侠们说的很玄啊。
小弟是新手，刚画了块2812的板子，连了个高速SRAM和USB芯片，线走的很乱，铺地也不太好，可是工作挺正常啊。只是感觉外部中断接收不是特别稳定，有时会丢几个，但大部分时候很正常。难道这会是板子走线问题么？


12楼： >>参与讨论
作者： 雪山飞鸽 于 2007-4-22 22:19:00 发布：
--------------------------------------------------------------------------------
简直是书呆子
简直是书呆子,估计你上面的说的那些东西也是从书上抄的,最高150M的系统,那有你说的那么悬乎,


13楼： >>参与讨论
作者： DSP动力 于 2007-4-23 10:00:00 发布：
--------------------------------------------------------------------------------
算了，不继续讨论了！！！
我实在是不明白，作为实际开发的经历，写出来应该是对大家有一些帮助的；
原来以为这个论坛的学习的气氛会比较好，也可能是高手比较多吧，不屑于这种设计。

一块硬件单板，要让他跑起来可能是比较容易的；但是要稳定可靠，有过开发实践经验的，可以说说你们的看法。

高速信号处理板，按照作坊的开发方式，事先没有分析透，盲目的投板；会导致一个循环：那就是莫名其妙的出问题，你可能大部分时间都放在找硬件问题上。

带来的结果就是开发进度不可控，项目进展后延，推向市场的产品，疲于奔命的维护。

既然大家不愿意，那就算了，不继续讨论阻抗方面的设计了。

下面是我们刚开发出来的2812单板，另起一帖吧。


14楼： >>参与讨论
作者： DSP动力 于 2007-4-23 10:03:00 发布：
--------------------------------------------------------------------------------
明天帖上吧
今天是在很很忙，很多事情要处理呀，明天贴上吧。


15楼： >>参与讨论
作者： iversonma 于 2007-4-23 10:19:00 发布：
--------------------------------------------------------------------------------
lz很认真～
说的是全对，不过150m的还要用那么多的检查工具似乎多了点，项目时间肯定完成不了了～


ALLEGRO在分析和设计告诉信号板是比较理想的工具。借助该工具可以实现下面的功能:
1）可以设置4层板的每层的厚度和介电常数
2）可以对信号设置属性，同时设置阻抗和延时
3）ALLEGRO会根据介电常数、厚度和阻抗，自动计算走线线宽
4）如果延时和阻抗不符合设定，会有告警提示

最高做过600m的也没有使用过～


16楼： >>参与讨论
作者： xwj 于 2007-4-23 10:26:00 发布：
--------------------------------------------------------------------------------
支持LZ！！！
  
17楼： >>参与讨论
作者： 王紫豪 于 2007-4-23 16:05:00 发布：
--------------------------------------------------------------------------------
晕菜了

DSP CLKOUT （75MHz）发送端波形竟然是正弦波，峰值有5V，过冲也有1V，接收端（8cm长吧）悬空，波形也是正弦波，峰值竟然达到8V。 恐怖啊！！！

我用40M的模拟示波器，峰值也就是3.5V左右，但是波形完全看不出来。


18楼： >>参与讨论
作者： DSP动力 于 2007-4-25 23:00:00 发布：
--------------------------------------------------------------------------------
这几天太忙，上传一下产品单板的图片。
这几天太忙了，下面是正在调试中的产品板，上面的经验可是经过实践总结出来的呀。

今天示波器到了，350M的， 2G/s (2G实时采样)。
重点测了一下前几天测试的CLKOUT 150MHz的情况，在没有匹配的情况下，正弦波： 幅值 +4.68V， 地弹过冲-1.3V ；没有上次测试中的7V 现象。 还是稍微有点高吧，电源可是 3.3V的。

看来还是要个高带宽的示波器呀 ：）

目前仿真个方面稳定，下载程序仿真基本没有异常的情况。

对数据线，经过匹配后，信号质量非常的好，方波信号非常完整； 但是没有匹配的片选信号，方波信号就不太完整。

如果大家感兴趣，我顺便说说高带宽示波器选型中的注意事项，其中有几个指标很关键。





19楼： >>参与讨论
作者： wyd_hua 于 2007-4-26 8:38:00 发布：
--------------------------------------------------------------------------------
受教了~~~
  
20楼： >>参与讨论
作者： nxy825715 于 2007-4-28 15:53:00 发布：
--------------------------------------------------------------------------------
个人见解：
受益匪浅呀！！！


21楼： >>参与讨论
作者： DSP动力 于 2007-4-29 18:28:00 发布：
--------------------------------------------------------------------------------
测试单板是否稳定的办法
这几天忙了。
说了很多，简单讲一下单板是否稳定，以及DSP外频是否发挥到极致的测试方法。

要使DSP的性能发挥到极致，最关键的是外部SRAM要达到最大的操作频率（75MHz），单板是否稳定使用下面的测试方法。

设置DSP2812 的Zone2 的xintf寄存器：
X2TIMING = 0；         
XRDLEAD  = 1； 必须是1  // 最大速度读
XRACTIVE = 0；
XRTAIL   = 0；

XWDLEAD  = 1； 必须是1  // 最大速度写
XWACTIVE = 0；
XWTAIL   = 0；

如果单板在上面的设置情况下，可以稳定的长时间运行，并且读写数据是正确的，说明布板是成功的。

如果把外频设置为 30M 或者更低； 那么本篇讨论的高速信号布板就没有任何意义。

按照上面的设计方法，基本上可以一次布板成功，仿真等各个方面稳定。


22楼： >>参与讨论
作者： iversonma 于 2007-4-29 22:31:00 发布：
--------------------------------------------------------------------------------
受教了～
lz够认真



23楼： >>参与讨论
作者： tjsheep 于 2007-5-1 11:27:00 发布：
--------------------------------------------------------------------------------
楼主，是用ALLEGRO画的板子么？那么多的曲线？
  
24楼： >>参与讨论
作者： DSP动力 于 2007-5-1 14:27:00 发布：
--------------------------------------------------------------------------------
是用ALLEGRO画的板子
马上要上街了，匆忙说一下过程吧。
先是用ALLEGRO手动布线，基本上都是45度的折线，到最后优化时，可以使用转换功能，把折线转换为圆弧曲线；最后就是目前看到的效果。（ALLEGRO自动布线基本上是不能用，先自动布线，后手动优化）

我以前使用Protel，好处就是极易上手；ALLEGRO学习周期相对较长一些，但是用熟了，非常好用。

最终转换为Gerber文件时，可以很详细的看到制版效果，可控，且和实物一致。

另外做产品和做作开发板是两个不同的概念和要求，连开发流程都是有较大区别的； 绝不是仅仅满足于单板运行，关键是可靠稳定（恶劣环境）是最终的设计目的。


25楼： >>参与讨论
作者： super323 于 2007-5-3 20:10:00 发布：
--------------------------------------------------------------------------------
GOOD
GOOD


26楼： >>参与讨论
作者： tjsheep 于 2007-5-4 14:42:00 发布：
--------------------------------------------------------------------------------
呵呵，不错，楼主很认真，不过
转换成曲线真的没必要，糊弄老板倒是可以的。在150M这个级别，折线和曲线造成的阻抗失配还没有你的匹配电阻误差的零头大，同时，普通fr4板，线路不等长造成的信号延时也不过就每mm延时3皮秒左右，和你的时钟抖动来比，就算是5ppm的温补晶振，也不过是一个零头，而且28自己的10倍pll的相位抖动也远比你的这点延时控制来得大。退一步讲在这个频率级别的芯片，2层板都是可以做到很稳定的，与其在这些小处抠，不如切切实实考虑地线的布置，信号，电源回路的布置，电路结构的设计等更加主要的问题了。举个例子，现在前端总线800M的电脑主板，也大多是4层板就够了，而1000M的网卡很多还都是2层板，他的实际频率也要达到250M了。当然，我觉得楼主这样分析问题对于研究问题的态度来说是相当好的，值得表扬，不过就是不要吓跑想研究28的很多xdjm们了……


* - 本贴最后修改时间：2007-5-4 14:43:32 修改者：tjsheep


27楼： >>参与讨论
作者： knight_don 于 2007-5-4 17:01:00 发布：
--------------------------------------------------------------------------------
一语中的
“在150M这个级别，折线和曲线造成的阻抗失配还没有你的匹配电阻误差的零头大。”除非楼主拿刀刮电阻调整阻值，再用6位半的万用表去校，刮贴片的难度太大了，要用放大镜或显微镜。这个级别板子，器件布局非常重要，ALLEGRO布局的智能还达不到这个水平。


28楼： >>参与讨论
作者： DSP动力 于 2007-5-5 12:49:00 发布：
--------------------------------------------------------------------------------
确实是： 单板布局很重要，比布线和阻抗设计更重要。
确实是啊： 单板布局很重要，比布线和阻抗设计更重要； 布局都是手动的。
另外 75MHz 的外频和计算机 800M 的外频比较，那真是小巫见大巫。

按照目前的设计方法确实有点复杂，我相信大家如何走这样一个设计过程，对实际调试是很有帮助的；当然缺点是学习周期长一些。

26楼tjsheep兄分析的都是很有道理的，折线和圆弧线差别不大；这个转换过程实在很简单，就顺手作了。 地线回路确实很重要，大家如果能正确地理解地线回路和阻抗，那么这个设计思路和过程应该是相似的。

还有就是工业应用和商业应用要求是很不一样的；如果是一样，为什么工控机和兼容机价格相差几倍，所以关键的是工业应用要求稳定和可靠，能适应恶劣环境。

2812一般都属于工业应用，所以在设计上要比商业应用（包括开发板）考虑的更多一些；如果用商业应用的角度开发，单板可以运行这一点容易做到，但是稳定可靠，我想并不是想象中的那么简单，大家可以谈谈产品实际应用过程中遇到的一些棘手的问题。

过几天，我再把调试中发现的问题，列一下吧。


* - 本贴最后修改时间：2007-5-5 12:51:46 修改者：DSP动力


29楼： >>参与讨论
作者： jinlt 于 2007-5-5 22:26:00 发布：
--------------------------------------------------------------------------------
老大还没有说模拟部分怎么处理呢。
  高频的数字电路部分还好办。 但模拟电路和电源的设计，确实很头痛。
  您所说的模拟地和数字地加磁珠隔离，模拟电源和数字电源也用磁珠隔离。 我就是这样设计的， 效果确实很差， 怎么样才能控制模拟部分的纹波呀。不然12位的A/D， 看起来效果跟8位的差不多。 晕呀。



30楼： >>参与讨论
作者： zli 于 2007-5-6 17:33:00 发布：
--------------------------------------------------------------------------------
2407与2812的选择?
是不是能用2407就最好不用2812呢?


31楼： >>参与讨论
作者： longlyway 于 2007-5-8 0:38:00 发布：
--------------------------------------------------------------------------------
LZ辛苦了
看后受益匪浅，LZ继续


32楼： >>参与讨论
作者： DSP动力 于 2007-5-8 12:06:00 发布：
--------------------------------------------------------------------------------
多谢大家的支持！
太忙了，另外产品测试接近尾期，赶进度啊。

模拟电路的设计相对有一些难度，目前的单板电路还没有完成测试充分，说说设计思路吧。 （磁珠隔离数字地和模拟地，不是我推荐的罗）

模拟电路设计的关键在于3点：
1）纹波处理，主要滤掉开关电源引起的纹波噪声 --- 电感电容滤波即可
2）单板电路的耦合噪声 --- 铺地和电源走线注意即可
3）共模噪声 --- 最难处理的，需要把外部机壳引入单板，使用共模电感，一般应用可以不用考虑。

模拟地和数字地的处理，按照常规设计，只需要不共回路设计就可以；加磁阻隔离主要是为了加大耦合阻抗，减少耦合干扰带来的影响；如果不加隔离时，只要数字和模拟不共地回路也是可以的，但是实际效果我没有测试过，不推荐使用。

所以关键的设计还是电源主回路的滤波设计。

实际上并没有想象中的那么复杂吧。


33楼： >>参与讨论
作者： DSP动力 于 2007-5-8 12:24:00 发布：
--------------------------------------------------------------------------------
简单说说2812的AD和磁珠
2812的AD如果不加校准，基本上是不能用的，主要是内部基准有较大的误差；而且随着时间推移，有一些稳温漂，基本上是由内部基准不准而造成。

另外有些朋友说，通过校准使采样误差在 +-5 以内（7mV）； 个人的看法是2812目前还做不到这一点，校准只能校准采样值是实际值之间的误差；采样的稳定性是不能校准的。

但是采样的稳定性，2812还做不到这一点，按照我目前的测试，只能达到 +-9(13mV)， 也就是3LSB - 4LSB，在20次采样中，最大值和最小值之间相差13mV。
80%的采样数据误差在 +-6 之间波动，还是具有一定的参考价值。

感觉这是芯片本身的原因，基本上达不到手册的+-1.5LSB；并非是由于模拟地或者其他设计方面的原因。


34楼： >>参与讨论
作者： tjsheep 于 2007-5-8 13:48:00 发布：
--------------------------------------------------------------------------------
同意lz，估计设计28的adc的人想：
只要给弄出来12bit的，管他能不能精确到12bit那……


35楼： >>参与讨论
作者： avansyslee 于 2007-5-8 15:20:00 发布：
--------------------------------------------------------------------------------
支持LZ
产品是设计出来的！




36楼： >>参与讨论
作者： suntiebing 于 2007-5-8 15:39:00 发布：
--------------------------------------------------------------------------------
重复指令的问题
   
      LACC     #9
      RPT      #8
      SUB      #1
为什么最下面这条指令不能重复
可以在CPU寄存器看到ACC的变化，但不能重复
谢谢，大家，新手DSP2407


37楼： >>参与讨论
作者： netjob 于 2007-5-8 16:44:00 发布：
--------------------------------------------------------------------------------
再改板吧！
这个板子说实在画的不怎样好。


38楼： >>参与讨论
作者： fineamy 于 2007-5-9 9:14:00 发布：
--------------------------------------------------------------------------------
不管怎样，
lz的态度很认真，值得学习。
系统的理论学习，
其过程是漫长的，
但受益是无穷的，



* - 本贴最后修改时间：2007-5-9 9:16:43 修改者：fineamy


39楼： >>参与讨论
作者： DSP动力 于 2007-5-9 9:51:00 发布：
--------------------------------------------------------------------------------
有问题是好事，利于改进。
netjob兄，是否可以说得具体点？ 也可以改进。

模拟电路的设计，要讨论，篇幅会很长； 根据实际经验，说说平时容易有理解偏差的一点。

我们通常的认为“电路有纹波，多加电容滤波”，对数字电路很有效，对模拟电路要慎重考虑。

说说我的理解吧：对模拟电路，多加电容对开关电源的纹波滤除效果是非常有效的；要知道模拟电路还有高频耦合噪声（那是看不见，不易测试到的），那个地方加电容，那个地方相当于提供了耦合通路，看来是个双刃剑。

我目前的处理原则是源端和终端加电容滤波，中间传输路线尽量不用；而且电源+侧磁珠放在终端，电源-侧磁珠放在源端。

不一定对，希望有经验的大虾说说自己的经验。


40楼： >>参与讨论
作者： clz918 于 2007-5-9 10:51:00 发布：
--------------------------------------------------------------------------------
求教各位一个比较弱的问题
   看来楼主和各位都是久经战火考验的顶级高手了，小弟问个比较简单的问题请大家不要笑，2812片内不是有RAM吗，为什么还要外加呢？2812的开发板是带RAM的，我一直认为这是为了调试方便的，看来我是想的太简单了。


41楼： >>参与讨论
作者： DSP动力 于 2007-5-9 12:34:00 发布：
--------------------------------------------------------------------------------
今天时间比较多，马上要出门了。
DSP内部的单周期RAM（可是150M），用来做算法使用；一些非重要功能的数据分配，可用外部RAM； 调试时，可以把程序放在外部RAM。
单板FLASH用来存储字库，还有就是启动程序；CPLD用来做译码，时序转换。

只要按照正常的开发流程，出来的单板一般都很稳定，根本不会出现程序跑飞的现象； 产品开发并没有想象中的那么复杂，如果觉得复杂，那可能就是知识储备不够，有些部分觉得不可控，心里没有底。

今天时间相对较多，多写了一些，下午要出门了。

很忙啊，接下来还有好多事情要做：信号完整性测试、信号质量测试、高温测试、长距离数据传输稳定性测试。


42楼： >>参与讨论
作者： longlyway 于 2007-5-9 20:00:00 发布：
--------------------------------------------------------------------------------
lz继续
  
43楼： >>参与讨论
作者： quentinck 于 2007-5-10 11:30:00 发布：
--------------------------------------------------------------------------------
顶～～
顶一个，F2812的单板也设计了两次，没有过多考虑楼主所说的问题，基本上都调通了。不过看了楼主的经历，发现还是有很多地方值得考虑的。


44楼： >>参与讨论
作者： CLZ918 于 2007-5-11 13:28:00 发布：
--------------------------------------------------------------------------------
感觉很幸运
   小弟正要开始设计2812的电路板（控制无刷电机），能够拜读楼主的文章，感觉很幸运。


45楼： >>参与讨论
作者： DSP动力 于 2007-5-14 14:15:00 发布：
--------------------------------------------------------------------------------
单板设计难点在于模拟电路
实际上，2812系统设计的难点在于模拟电源；还有+-15V的模拟电源，各种噪声的处理是最花时间的，也是调试中花时间最多的部分。数字电路，如果没有原理错误，调试都会很顺利的。

他们之间所花调试时间的比例，基本上为1:2 (模拟：数字)。

希望大家能说说2812的设计和调试感想，共同提高设计水平。


46楼： >>参与讨论
作者： dsp 于 2007-7-7 18:47:21 发布：
--------------------------------------------------------------------------------
请问dsp动力qq号,有时间可以多交流
47楼： >>参与讨论
作者： 梦 于 2008-10-13 11:58:08 发布：
--------------------------------------------------------------------------------
看的 云里雾里，迷茫的很 ，不过感觉还是有收获的  
[img][/img]