sensorless BLDC开发过程中遇到难题

漫步蜗牛88

现在有时间唠叨一下无霍尔调制时遇到的问题及尝试的方案和效果
1.过零点的检测：过零点的出现会比实际霍尔德翻转提前30度电角度，所以就需要我们检测到过零点后延迟30度电角度再换相，这里我用前两次过零点出现的间隔时间相加再出一个系数，这个系数理论上应该是4，因为理论上一个间隔时间就是60度，前两次相加再出4就正好是30度，但是实际与理论是有出入的，所以就需要我们验证换相是否在最佳换相时间，用示波器两路观察，一路接霍尔（我是在有霍尔电机上做无霍尔的），一路接换相下管（我采用上路调制，下路的翻转反应的就是实际换相），发现换相路总比霍尔路滞后，所以系数4应该是小了，调整系数至换相在霍尔翻转前后换相，这样应该是实际上的最佳换相时间。
2.下来就是续流问题，还没解决，不过试了一些方案，以供大家参考。瑞萨的资料显示的波形就是我这的波形，既然凸出来一块 和凹下去一块不能去除，正好可以用来检测上升沿和下降沿来判断过零点，不过随着负载的变化，凸出来一块 和凹下去一块会把正常的部分吃掉，之所以吃掉我们判断因为断开相的电流放电不及时造成的，所以我们采用了上路换相时（例如AB-AC）前10度采用下管调制达到放电目的，然后再改回上路调制，效果有所改善，不过还有被吃掉的现象，不是很成功，不过这个方法我觉得可以参考。
不要嫌啰嗦啊，说的有点细了，希望尽量明白，呵呵

绿皮青蛙

回复 21# 漫步蜗牛88


    第1点能不能上下波形，很想看一下，我曾经这样处理过 ，但是并不是全部都会滞后，全部都滞后就好调，如果有的提前有的滞后（硬件做的不好照成的），后误打误撞找到了新的方法。
   第2点能达到什么样的效果，能否上下不处理的图和处理过的图。我觉得楼主的想法很好，要真的能消除缺口是最好的了。感觉我自己的软件处理的方法很山寨缺口还是那么大，真正消除缺口才是正解。

绿皮青蛙

回复 21# 漫步蜗牛88


    再次顶一下 能否上图 或者加我QQ 389359412发我看看

漫步蜗牛88

回复 22# 绿皮青蛙
1.这个滞后是由于自己延迟30度时间不准造成的，我那样处理主要是使这个时间可以自我改善，不至于形成恶性后果，越来越迟。
2.今天没带图，明天吧。

1w-1d

我没有做过无霍尔的BLDC，但是看过一些资料。我觉得是不是可以这样做：三路比较器输出，但其中只有非换相相的一路是我们需要的，且非换相相没有受到载波或者续流的影响，可以在软件中做识别处理。

绿皮青蛙

楼主什么时候上图 我马上又要做这个这样的项目了，准备自己先处理下硬件  看能不能弄成HIT那样的

漫步蜗牛88

回复 26# 绿皮青蛙

        正常的上管调制的图应该都见过，和7楼贴的瑞萨资料的波形一样，就把我说的上路换相时（例如AB-AC）前10度采用下管调制的波形贴一下，虽然不成功，就当借鉴一下。
图一：绿色为下管调制换相，黄色为相线电流
图二：绿色为比较器的输出，黄色为相线电流（无负载时）
图三：绿色为比较器的输出，黄色为相线电流（有负载时）
图四：绿色为比较器的输出，黄色为相线电流（大负载时）
所以，在电流变大的情况下，貌似不可行。

fm007

回复 27# 漫步蜗牛88

无霍尔都有一个工作范围的，超过了其工作范围就有可能造成失步

绿皮青蛙

回复 27# 漫步蜗牛88


    第3附图和第4附图是不是弄错了，应该是无负载和小负载的时候没有问题，大负载的时候又问题是吧。看了你的图我突然想到看的一个论文，是比较  上桥PWM下桥ON  上桥ON下桥PWM  PWM_ON 和ON_PWM  4种调制方法的  使用PWM-ON模式是转矩脉动最小的，体现在换相上就是电流凹进去的比较少，体现在339的输出就是不会缺一块和凸一块。 当然还是会有问题，要做好必须补偿

  前段时间同事做有霍尔的BLDC遇到了一样的问题，虽然目的是不一样的，不过要解决的本质是一样的，我一直想试下，一直没有机会试。

漫步蜗牛88

回复 29# 绿皮青蛙


    你说的是补偿电流凹进去的那部分吗？我们是在换相时给出几个周期的最大PWM以达到补偿效果，这样电机的声音会小很多！

绿皮青蛙

回复 30# 漫步蜗牛88


    我们现在也是这样做的 但是依然不能拉平 效果能够改善很多  但是依然比不过人家做的好的  应该还有其他的方法可以做的更好。

hitbuyi

今天 在不同的转速下，又测了一下，发几个图上来供你们参考，其实这个产品的比较器输出也有毛刺，只不过没有你们的那样严重。


这是宽脉冲翻转那部分







从上两图可知，这个也有毛刺的，只不过在程序里只认第一个翻转即可。

绿皮青蛙

回复 32# hitbuyi


    你这个比较器这块的电路是怎么出来的啊，为什么翻转了以后马上就又拉成低电平了呢？如果是常规的设计应该是一直高电平才对。能否上下原理图，实在想不明白。跪求了。

绿皮青蛙

回复 32# hitbuyi


    看了下你之前发的帖子，说虚拟0点滤波的那个电容的选择，我猜到是怎么搞的了，你发的这些图肯定不是进入比较器的输入口的图，只是端电压和中心点电压进入RC滤波前的图。

hitbuyi

回复  hitbuyi


    看了下你之前发的帖子，说虚拟0点滤波的那个电容的选择，我猜到是怎么搞的了，你发 ...
绿皮青蛙 发表于 2012-7-3 18:43

                               
登录/注册后可看大图

是比较器引脚的图

hitbuyi

回复  hitbuyi


    你这个比较器这块的电路是怎么出来的啊，为什么翻转了以后马上就又拉成低电平了呢 ...
绿皮青蛙 发表于 2012-7-3 18:09

                               
登录/注册后可看大图

我晕，我现在真没有啊，其实BLDC 339比较电路设计，大同小异，大致有几种
1） 只用一个比较器，三相复用，代表产器有CYPRESS  PSoC
2）  用三个比较器，产生三个中断；
3） 重构虚拟中点，每相和虚拟中点比较；
4） 没有虚拟中点，每相只和1/2 Udc比较

不知道你的项目采用哪一个？

绿皮青蛙

回复 36# hitbuyi


    2 3 4都做过产品了  还有AD法也做了 1的话原理也懂了，就少做产品了。就是觉得你那个图，真的是不晓得怎么弄出来的。我也见过很多产品了，从来没见过那么奇怪的波形，要么是载波的形式，软件要处理的多一点，搞的定。要么是滤波成方波了，那就更好弄了。 就是你那个图，滤波成那么2个小段，冥思苦想就是想不出来怎么弄出来的。  如果是直接进比较器的话 不会是那样的波形的。

漫步蜗牛88

回复 32# hitbuyi


    你这个图是用的你下面（36楼）说的四种方法的哪一种？你这个随着负载的变化，毛刺会变大，会不会影响识别？

hitbuyi

回复  hitbuyi


    你这个图是用的你下面（36楼）说的四种方法的哪一种？你这个随着负载的变化，毛刺 ...
漫步蜗牛88 发表于 2012-7-4 20:32

                               
登录/注册后可看大图

是重构虚拟中点，   且用到三个比较器。

hitbuyi

回复  hitbuyi


    2 3 4都做过产品了  还有AD法也做了 1的话原理也懂了，就少做产品了。就是觉得你那 ...
绿皮青蛙 发表于 2012-7-4 18:26

                               
登录/注册后可看大图

AD法可以实现正弦波的，我见过MAGNA的一个产品，外围什么都没有，就一个16-bit的CPU，应该就是AD法，采端电压，重构虚拟中点，得到位置信息，进行SVPWM调制。