西莫电机圈

 找回密码
 立即注册

QQ登录

只需一步,快速开始

手机号码,快捷登录

手机号码,快捷登录

查看: 4462|回复: 4

Ansoft SIwave 教学一

[复制链接]

该用户从未签到

发表于 2009-11-15 10:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?立即注册

x
Ansoft SIwave虽然功能很强,但并非你把PCB导入,它就能劈哩啪啦帮你算出来整块板子的worst trace在哪里,频宽限制在哪里。故必需由有经验的工程设计人员,以系统化的设计步骤导入此软件检查PCB design。
1.
评估板子的复杂度,决定所用层数、堆栈结构、线宽(特性阻抗)与线距(建议高速讯号若有长距离并排走,间距三倍线宽)。先用Polar软件,仿真大致的特性阻抗,调整堆栈结构与线宽

PCB的堆栈结构(几层板?是采用Broadside-coupled stripline或是Edge-coupled stripline?)、线宽与线距,必须先定义下来,其它设计考虑才能继续,因为这些共同决定了特性阻抗值。整块板子的走线必须一致follow此定义,这样才能确保基本条件的一致。
3W rule是多数人所习知防cross-talk的space rule,虽然易记,但笔者要强调,这rule是有条件的。从cross-talk成因的物理意义考虑,要有效防止cross-talk的space,与堆栈高度、讯号频宽密切相关。对四层板,走线与reference plane堆栈高度距离(5~10mils),3W是够了;但两层板,走线与reference plane堆栈高度距离(45~55mils),3W对高速讯号可能不够

评分

参与人数 1西莫币 +15 收起 理由
rube + 15 谢谢分享!!!

查看全部评分

西莫电机论坛微信公众平台正式上线!★详情请点击★ 西莫电机论坛会员交流专用群欢迎您西莫电机论坛加群请注明论坛用户名及所从事专业,否则不予通过

该用户从未签到

 楼主| 发表于 2009-11-15 10:45 | 显示全部楼层
2.        布局完成时,即可先试layout几条线做模拟,决定走线长度、走线topology、终端方式。没问题后才开始全面走线
大部份的人是全部走线完成再做模拟;但笔者要强调的是:先模拟以对基本走法定调,再走线,最后完成layout时再完整模拟。这样的好处是,不用等layout完成后,才跟layout工程师说:模拟起来发现线距不够(要遵守3W rule),线径也太细(特性阻抗过高),串联终端阻抗要靠driver端摆放较好,总线长太长(蛇线绕太超过),所有线要重拉... 这样就太对不起辛苦的layout engineer
3.        分割区块(Clip),只留要分析的区域,减少每一次做模拟的时间。
•        将切割后区域的不连续net整理,"Validation Check"重做,".siw"另存档
4.        找一条板子上比较好的走线,与一条板子上比较差的走线(也可找内层与外层走线比对),分析Z参数与S参数。
•        要有放"Port",才能做Z参数与S参数分析,放port时所定义的positive \ negative terminal在哪一层要注意
•        一条trace必须起始端与终端都有放port,那做出的TDR波形才是正确的
•        若此时板子还没完成,有些ground via还没打,有些Power-GND电容还没放,会造成换层的走线因为参考地平面也换层,地回流路径不连续,导致TDR模拟结果不佳,请自己补ground via与电容将不同的地平面充份连接。
走线设计上尽量保持对称性与一致性,这样可以很容易看出整块板子上千条的讯号中,哪些走法的走线比较差。比方说:两两对接的走线当成一类(point-point topology)、三端对接的走线当一类(T-type topology)、四端对接的走线当一类(H-type topology),没有via换层的走线当一类、换层一次的走线当一类...依此类推的对所有走线分级管理
5.        整板layout完成,加上decoupling capacitors后,跑谐振模拟分析。因为用SIwave加的电容与实际layout加的效果不一定一模一样(size and location issue);另外,实际走线完有些相邻的整排via会把plane不预期的打破,而新增谐振点。
•        加完decoupling capacitor后,"Validation Check"重做
•        建议做100MHz~1GHz的频宽范围内都没有谐振,".siw"另存档
•        做PI分析时,别忘记在power supply端加上一个power-ground的1奥姆的电阻当作power supply module,没加的话会影响低频成份的模拟结果
高速讯号、Differential pair,与不容许有相位差的走线,列为优先检查项目。这些走线的相邻reference ground plane必须连续,必须检查贯孔对SI的影响
SIwave仅能看TDR、S-parameter、Z-parameter report,所以如果要看时域波形或眼图,就还需要Designer/Nexxim。

评分

参与人数 1西莫币 +15 收起 理由
rube + 15 谢谢分享!!!

查看全部评分

西莫电机论坛微信公众平台正式上线!★详情请点击★ 西莫电机论坛会员交流专用群欢迎您西莫电机论坛加群请注明论坛用户名及所从事专业,否则不予通过
回复

使用道具 举报

该用户从未签到

 楼主| 发表于 2009-11-15 10:47 | 显示全部楼层
以下则需要Designer/Nexxim才能看的
1.        比对critical line的propagation delay。
内层与外层的传输线速度是不一样的,不是走等长就好,另外换层的via影响也很大。
2.        比对noise trace或高速讯讯号线相邻走线的cross-talk
3.        Differential pair的特性,与眼图
4.        SSN (Simultaneous Switching Noise) and PI issue
5.        天线分析与Far Field分析

评分

参与人数 1西莫币 +12 收起 理由
rube + 12 谢谢分享!!!

查看全部评分

西莫电机论坛微信公众平台正式上线!★详情请点击★ 西莫电机论坛会员交流专用群欢迎您西莫电机论坛加群请注明论坛用户名及所从事专业,否则不予通过
回复

使用道具 举报

该用户从未签到

发表于 2010-4-25 16:02 | 显示全部楼层
刚刚学习这个软件,挺难的
西莫电机论坛微信公众平台正式上线!★详情请点击★ 西莫电机论坛会员交流专用群欢迎您西莫电机论坛加群请注明论坛用户名及所从事专业,否则不予通过
回复

使用道具 举报

该用户从未签到

发表于 2010-8-20 18:29 | 显示全部楼层
看看!谢谢楼主的分享!学习下!!
西莫电机论坛微信公众平台正式上线!★详情请点击★ 西莫电机论坛会员交流专用群欢迎您西莫电机论坛加群请注明论坛用户名及所从事专业,否则不予通过
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|小黑屋|手机版|Archiver|西莫电机圈 ( 浙ICP备10025899号-3 浙公网安备:33028202000436号

GMT+8, 2024-11-6 05:38 , Processed in 0.216935 second(s), 27 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表