电源完整性仿真的精细分析

wdlprc

        对于电源完整性而言，其就是电源网络的稳定性。简而言之就是稳压源输出的信号经过电源平面之后到达负载芯片电源口的电压信号与原信号是否相近（这个和信号完整性的定义相同，信号完整性是指信号从源芯片经过传输线之后，到达负载负载芯片的信号是否与源芯片输出信号是否相近）。
        从负载端向源端看，根据戴维南等效可以将源及电源平面等效为理想电压源与内阻。假设不考虑电源芯片的不稳定性，认为其输出恒定。这里的内阻是频率的函数。电源完整性的优化目标就是使得在规定的频率范围内，这个等效内阻小于我们要的目标阻抗，从而使得在负载端得到的电源电压更接近于电源电压。
        以上是电源完整性理论部分，都很简单明了。实际仿真中就会有些问题出现，通用的电源完整性仿真步骤为：
1.        寻找电源平面与地平面的谐振频率。这个谐振频率是这个样子的，如果在电源平面与地平面之间有这个频率的信号，其将会被放大，可以简单的想象成信号碰到平面边缘反射信号与源信号同相位叠加。信号在这个频率时会因谐振使得以两平面之间的最近点（一般为垂直点）为端口，端口的S参数和Z参数将出现极值。简单的说就是平面的谐振频点对应S与Z参数的极值对应频点。Z参数出现极值就有可能使得其在该频率处超过目标阻抗，所以我们最关注的就是这些频点。通常的谐振仿真主要是使得重要负载芯片不能放在谐振最值处。
2.        之后我们找到我们关注的点，也就是负载芯片的电源端口，我们要找到从这个端口看进去的阻抗，这个端口的阻抗一般也是在那几个频点附近出现极值，因为上面的谐振频率对应所有端口的极值点。
3.        本来按照仿真流程走下去没问题，但是如果很仔细的想，问题就会出现。我们按照谐振频率的仿真的源在哪个位置呢？好像没有加啊？本来如果要有源，源的本身内阻很小，实际情况就是在所在的源的位置近乎于短路，但是实际仿真的时候根本什么都没有连接，也就是断路的情况，而且源的位置也不确定，那么这样仿真的结果不对啊？
下面我就来对这个问题做详细的分析。
先看一个实际仿真的例子吧，如下图1为一个简单的板子，只有三个接口X1，C2，C3，分别连接电源层和底层。这里假设X1为负载端，C2与C3为可能的电源端，利用CST仿真将本板子得到端口网络模型，如下图2为简单的C2为源端，X1为负载端的模型。
以下分几种情况考虑：
1.        源端断路，也就是C2与C3什么都不加
2.        源端C2短路
3.        源端C3短路
4.        源端C2有0.1欧姆内阻
5.        源端C3有0.1欧姆内阻
图3为从负载端X1看进去的从0.1-2GHz阻抗频率分布图。大家可以从图中看出源端接不接电阻对于实际的阻抗分布图的低频会有点影响，影响其谐振频点，使其产生微量的偏移，但是在高频处几乎没影响。这个示例就标明大家仿真的时候为什么几乎可以用谐振情况（源端断路，也就是忽略源的位置的影响）的仿真情况。也就是源短路、断路、位置不同对仿真的结果影响不大，尤其是高频！
这个是仿真的结果，那原因是什么呢？我也是想了许久。问题转换一种角度看就是电路在什么情况下，短路和断路的结果相同呢？答案就是这个上面根本没有电流的情况，接不接都没有电流，尤其对于这个具体的问题是：低频时还有点影响，高频时就没有了。想象一下在源的位置用导线连接起来，在负载端给不同频率的信号，当频率高了，在源端导线上就没有电流了。其实不是没有电流，而是几乎没有电流通过。当频率提高时，电流或者说电磁场还没有从导线的一端传到另一端时，信号已经改变了相位使得信号又要反向传播，所以在本质上根本没有信号通过，其结果也就和没有这根导向相同了。这个就说明了仿真的结果为什么会是图3所示。
这个问题提示了什么呢？就是在高频时，我们仿真PI时，不需要考虑源所在的位置，仅仅利用谐振情况就知道负载的情况了。在低频时，如果想要知道负载端看进去的源阻抗的情况，就需要把源的内阻以及源的位置考虑进去进行仿真，这样才能得到精确的谐振频点，从而找到最优的去耦电容来完成对低频的PI优化。

wdlprc

没人顶啊，我自己顶下

ebca

實用好文  謝謝 分享