请教PWM对齐方式对系统的影响
诸位同行，小弟没事在研究单电阻采样的时候发现，似乎只能改变PWM的中间对齐方式，以边缘对齐的方式方可实现。所以请教大家边缘对齐的PWM，对电机及ecu有何影响，三个管子的同时导通或关断会产生很大的问题么。用在低压大电流系统中还请大家多多讨论。{:1_492:} 好像这种对齐方式谐波会大一点
其实不用边沿对齐 错开足够距离就行 边沿对齐应该也是有与中间对齐相同问题的 本帖最后由 hitbuyi 于 2011-9-23 16:57 编辑
Center-Aligned PWM = Symmetric PWM
Edge-Aligned PWM = Asymmetric PWM
中间对齐PWM 能产生更少的谐波，但是相对于边缘对齐PWM，中间对齐在一个PWM周期里MOSFET/IGBT通断两次，比边缘对齐增加一倍的开关损耗。
从硬件上来说，实现边缘对齐比较容易
在实现SVPWM时，采用对称PWM的方式比较方便
你可以看一下TI的这个文档
回复 3# hitbuyi
感谢回复，谐波方面倒是没有关注
另好像开关频率是一致的吧，在一个周期内都是一次开通一次关断。就目前的处理核心来说，二者都能够比较容易的实现。个人理解SVPWM算法不一定非要用对称PWM的方式，只不过目前都这么做而已。
大家多多交流。 回复 2# lbz0123
目前的单片机似乎都是通过给定一个占空比，然后和计时器进行比较操作。
但似乎在中间对齐模式下，计数器增加阶段和减小阶段要跟不同的数值做比较，才能实现PWM错开一段距离。这就需要在这两个阶段跟两个不同的比较寄存器做比较操作。并非每个单片机配有两个寄存比较器的。所以就在想是不是可以边缘对齐实现。
不知仁兄对PWM错开有什么好的实现方式没？ 本帖最后由 hitbuyi 于 2011-9-23 17:13 编辑
回复hitbuyi
感谢回复，谐波方面倒是没有关注
另好像开关频率是一致的吧，在一个周期内都是一次开通一 ...
zyhjdm 发表于 2011-9-23 15:24 http://bbs.simol.cn/images/common/back.gif
开关损耗这个表述不太准确吧,
我说硬件实现,是指芯版厂家实现PWM的方式, 边缘对齐比对称对齐需要少的硬件资料
对于SVPWM,确实是不一定要采用对称PWM方式,只是对称PWM方式比较简单方便而已 我也觉得开关频率是一样的
用边沿对齐 同样会有一段时间 两路PWM之间的间隔不够一次AD采样的情况 所以没有从根本上避免
其实可以在中间对齐的框架下 将某一路的脉冲整体向左或向右移动 对象电压波形影响不大
你可以在一个载波周期内对同一比较寄存器进行两次赋值 对应中间对齐的三角载波来说就是波峰和波谷的位置
这个对计算时间 有比较严格的要求 回复 7# lbz0123
看到的文献的解决方案应该是用非对称的PWM模式实现的。你说的这种方式的文献我也看过，主要是基于两种考虑，第一就是这种方式的实现上，如你所说，对计算时间有比较严格的要求；而是对于高占空比情况下的实现，我总感觉在很高的占空比情况下，并不能通过移动某一路的脉冲实现。当然没有深入考虑，或者只是多虑。并不存在三相的占空比同时大到没法移动的情况，似乎是这样。
仁兄觉得50us的情况大约保证多长时间的余量好些，5us够么。 本帖最后由 hitbuyi 于 2011-9-25 17:06 编辑
我也觉得开关频率是一样的
用边沿对齐 同样会有一段时间 两路PWM之间的间隔不够一次AD采样的情况 所以没有 ...
lbz0123 发表于 2011-9-24 09:49 http://bbs.simol.cn/images/common/back.gif
楼主说的是不是在PWM 占空比（高或低）的时间内有时候不能完成一次AD采样？
目前我知道了一个解决办法， 不过有因为商业秘密不能透露。
即使用边缘对齐， 如果在PWM的低电平期间采AD，那么仍然会出现不能采的情况，即PWM占空比很高如99%时，剩下的1%的时间是不够的，例如PWM 周期是50us,而50*1% =0.5us, 这么快的AD不常见，就是有，也贵。 回复 9# hitbuyi
是你说的这个问题。我是在看一种解决方案的时候，只能在边缘对齐的基础上相应处理，采样效果还不错，但我觉得处理起来有点复杂。
目前的策略好像大致都是移动一相的高脉冲位置，也有相关专利。不知仁兄的是怎么处理，可否稍微透露点。纯个人兴趣而已。不方便的话也没事，谢谢。 恩 有一种方法 就是如果最大项的占空比99%的话 不如放大到100% 其他两项同步放大 这样 线电压不变
可是可移动的余量就比较大了
占空比1%的也类似处理
余量留多大的话 主要看AD采样周期
页:
[1]